封裝如何制成圖文詳解-常見MOS管封裝大全引腳圖及引腳順序-KIA MOS管
信息來源：本站 日期：2018-12-01
封裝，即隱藏對象的屬性和實現細節，僅對外公開接口，控制在程序中屬性的讀和修改的訪問級別；將抽象得到的數據和行為（或功能）相結合，形成一個有機的整體，也就是將數據與操作數據的源代碼進行有機的結合，形成“類”，其中數據和函數都是類的成員。在電子方面，封裝是指把硅片上的電路管腳，用導線接引到外部接頭處，以便與其它器件連接。
在面向對象編程中，封裝（encapsulation）是將對象運行所需的資源封裝在程序對象中——基本上，是方法和數據。對象是“公布其接口”。其他附加到這些接口上的對象不需要關心對象實現的方法即可使用這個對象。這個概念就是“不要告訴我你是怎么做的，只要做就可以了。”對象可以看作是一個自我包含的原子。對象接口包括了公共的方法和初始化數據。
目前常見的封裝有兩種，一種是電動玩具內常見的，黑色長得像蜈蚣的 DIP 封裝，另一為購買盒裝 CPU 時常見的 BGA 封裝。至于其他的封裝法，還有早期 CPU 使用的 PGA（Pin Grid Array；Pin Grid Array）或是 DIP 的改良版 QFP（塑料方形扁平封裝）等。因為有太多種封裝法，以下將對 DIP 以及 BGA 封裝做介紹。
首先要介紹的是雙排直立式封裝（Dual Inline Package；DIP），從下圖可以看到采用此封裝的 IC芯片在雙排接腳下，看起來會像條黑色蜈蚣，讓人印象深刻，此封裝法為最早采用的 IC 封裝 技術，具有成本低廉的優勢，適合小型且不需接太多線的芯片。但是，因為大多采用的是塑料，散熱效果較差，無法滿足現行高速芯片的要求。因此，使用此封裝的，大多是歷久不衰的芯片，如下圖中的 OP741，或是對運作速度沒那么要求且芯片較小、接孔較少的 IC 芯片。
左圖的 IC 芯片為 OP741，是常見的電壓放大器。右圖為它的剖面圖，這個封裝是以金線將芯片接到金屬接腳（Leadframe）。（Source ：左圖 Wikipedia、右圖 Wikipedia）
至于球格陣列（Ball Grid Array，BGA）封裝，和 DIP 相比封裝體積較小，可輕易的放入體積較小的裝置中。此外，因為接腳位在芯片下方，和 DIP 相比，可容納更多的金屬接腳。
相當適合需要較多接點的芯片。然而，采用這種封裝法成本較高且連接的方法較復雜，因此大多用在高單價的產品上。
左圖為采用 BGA 封裝的芯片。右圖為使用覆晶封裝的 BGA 示意圖。（Source： 左圖 Wikipedia）行動裝置興起，新技術躍上舞臺
然而，使用以上這些封裝法，會耗費掉相當大的體積。像現在的行動裝置、穿戴裝置等，需要相當多種元件，如果各個元件都獨立封裝，組合起來將耗費非常大的空間，因此目前有兩種方法，可滿足縮小體積的要求，分別為 SoC（System On Chip）以及 SiP（System In Packet）。
在智慧型手機剛興起時，在各大財經雜誌上皆可發現 SoC 這個名詞，然而 SoC 究竟是什么東西？簡單來說，就是將原本不同功能的 IC，整合在一顆芯片中。藉由這個方法，不單可以縮小體積，還可以縮小不同 IC 間的距離，提升芯片的計算速度。至于制作方法，便是在 IC 設計階段時，將各個不同的 IC 放在一起，再透過先前介紹的設計流程，制作成一張光罩。
然而，SoC 并非只有優點，要設計一顆 SoC 需要相當多的技術配合。IC 芯片各自封裝時，各有封裝外部保護，且 IC 與 IC 間的距離較遠，比較不會發生交互干擾的情形。但是，當將所有 IC 都包裝在一起時，就是噩夢的開始。IC 設計廠要從原先的單純設計 IC，變成了解并整合各個功能的 IC，增加工程師的工作量。此外，也會遇到很多的狀況，像是通訊芯片的高頻訊號可能會影響其他功能的 IC 等情形。
此外，SoC 還需要獲得其他廠商的 IP（intellectual property）授權，才能將別人設計好的元件放到 SoC 中。因為制作 SoC 需要獲得整顆 IC 的設計細節，才能做成完整的光罩，這同時也增加了 SoC 的設計成本?；蛟S會有人質疑何不自己設計一顆就好了呢？因為設計各種 IC 需要大量和該 IC 相關的知識，只有像 Apple 這樣多金的企業，才有預算能從各知名企業挖角頂尖工程師，以設計一顆全新的 IC，透過合作授權還是比自行研發劃算多了。
作為替代方案，SiP 躍上整合芯片的舞臺。和 SoC 不同，它是購買各家的 IC，在最后一次封裝這些 IC，如此便少了 IP 授權這一步，大幅減少設計成本。此外，因為它們是各自獨立的 IC，彼此的干擾程度大幅下降。
Apple Watch 采用 SiP 技術將整個電腦架構封裝成一顆芯片，不單滿足期望的效能還縮小體積，讓手錶有更多的空間放電池。（Source：Apple 官網）
采用 SiP 技術的產品，最著名的非 Apple Watch 莫屬。因為 Watch 的內部空間太小，它無法采用傳統的技術，SoC 的設計成本又太高，SiP 成了首要之選。藉由 SiP 技術，不單可縮小體積，還可拉近各個 IC 間的距離，成為可行的折衷方案。下圖便是 Apple Watch 芯片的結構圖，可以看到相當多的 IC 包含在其中。
Apple Watch 中采用 SiP 封裝的 S1 芯片內部配置圖。（Source：chipworks）
完成封裝后，便要進入測試的階段，在這個階段便要確認封裝完的 IC 是否有正常的運作，正確無誤之后便可出貨給組裝廠，做成我們所見的電子產品。至此，半導體產業便完成了整個生產的任務。
TO（Transistor Out-line）的中文意思是“晶體管外形”。這是早期的封裝規格，例如TO-92，TO-92L，TO-220，TO-252等等都是插入式封裝設計。近年來表面貼裝市場需求量增大，TO封裝也進展到表面貼裝式封裝。
TO252和TO263就是表面貼裝封裝。其中TO-252又稱之為D-PAK，TO-263又稱之為D2PAK。
D-PAK封裝的MOSFET有3個電極，柵極（G）、漏極（D）、源極（S）。其中漏極（D）的引腳被剪斷不用，而是使用背面的散熱板作漏極（D），直接焊接在PCB上，一方面用于輸出大電流，一方面通過PCB散熱。所以PCB的D-PAK焊盤有三處，漏極（D）焊盤較大。
芯片封裝流行的還是雙列直插封裝，簡稱DIP(Dual ln-line Package)。DIP封裝在當時具有適合PCB(印刷電路板)的穿孔安裝，具有比TO型封裝易于對PCB布線以及操作較為方便等一些特點，其封裝的結構形式也很多，包括多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP等等。常用于功率晶體管、穩壓芯片的封裝。
SOT（Small Out-Line Transistor）小外形晶體管封裝。這種封裝就是貼片型小功率晶體管封裝，比TO封裝體積小，一般用于小功率MOSFET。常見的規格如上。
主板上常用四端引腳的SOT-89 MOSFET。
SOP（Small Out-Line Package）的中文意思是“小外形封裝”。SOP是表面貼裝型封裝之一，引腳從封裝兩側引出呈海鷗翼狀（L 字形）。材料有塑料和陶瓷兩種。SOP也叫SOL 和DFP。SOP封裝標準有SOP-8、SOP-16、SOP-20、SOP-28等等，SOP后面的數字表示引腳數。MOSFET的SOP封裝多數采用SOP-8規格，業界往往把“P”省略，叫SO（Small Out-Line ）。
SO-8采用塑料封裝，沒有散熱底板，散熱不良，一般用于小功率MOSFET。
SO-8是PHILIP公司首先開發的，以后逐漸派生出TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）等標準規格。
這些派生的幾種封裝規格中，TSOP和TSSOP常用于MOSFET封裝。
QFN（Quad Flat Non-leaded package）是表面貼裝型封裝之一，中文叫做四邊無引線扁平封裝，是一種焊盤尺寸小、體積小、以塑料作為密封材料的新興表面貼裝芯片封裝技術?，F在多稱為LCC。QFN是日本電子機械工業會規定的名稱。封裝四邊配置有電極接點，由于無引線，貼裝占有面積比QFP小，高度比QFP低。這種封裝也稱為LCC、PCLC、P－LCC等。QFN本來用于集成電路的封裝，MOSFET不會采用的。Intel提出的整合驅動與MOSFET的DrMOS采用QFN-56封裝，56是指在芯片背面有56個連接Pin。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
